NXP 未标注
芯片 / 半导体 近一周新增
Job Summary As a Senior Principal Digital Design Engineer at NXP Semiconductors France SAS, you will be a key technical leader in the design, verification, and implementation of complex digital circuits for next-generation automotive and secure embedded control products. You will drive innovation a…
昨天挂出 已收藏 读全文 →
摩尔线程 武汉 硕士
芯片 / 半导体 近一周新增
• 负责SoC 系统集成工作，包括 CPU 子系统、片上外设及总线架构的设计与整合 • 负责 子系统 SDC 时序约束定义与收敛支持 • 负责子系统 UPF 相关文件编写及功耗策略实现 • 负责 RTL 代码检查（lint / CDC / RDC），提升设计质量 • 参与 SoC 安全启动流程设计与调试 • 与验证团队协作，支持 SoC 功能验证、系统级仿真及问题定位 • 配合后端团队完成设计交付，包括综合、时序收敛、功耗分析等问题的定位与修复 • 编写相关设计文档，保证设计可维护性
• 电子工程、微电子、计算机工程等相关专业本科及以上学历 • 具备扎实的数字电路基础，理解 SoC 架构及芯片设计流程（Front-end flow） • 熟悉 Verilog，具备良好的 RTL 设计与阅读能力 • 熟悉 CPU 子系统集成，有RISC-V 或其他处理器集成经验优先 • 熟悉常见片上总线
昨天挂出 已收藏 读全文 →
地平线 西安 北京地平线信息技术有限公司 硕士
芯片 / 半导体 近一周新增
1. 完成芯片的数字后端物理设计(Netlist to GDS out) 并tapeout； 2. 完成芯片的布局布线； 3. 负责相关的时序分析、功耗分析、电源完整性分析、信号完整性分析等； 4. 进行芯片的性能、功耗、面积、ESD等方面的优化； 5. 负责物理验证工作，包括DRC、LVS、ERC、Latchup等等。
1. 硕士及以上学历，电子科学与技术、微电子学 、集成电路，半导体物理器件等理工类相关专业； 2. 具有扎实的微电子理论知识和半导体物理知识，熟悉数字电路设计RTL到GDSII的流程； 3. 熟悉数字电路设计，熟悉Verilog语言，有SOC基本知识者优先； 4. 熟悉Linux操作系统，熟悉c-shell、tcl，p
昨天挂出 已收藏 读全文 →
瑞芯微 福州 IC平台 3-5年 硕士
芯片 / 半导体
岗位职责： 1、负责对接算法团队拆解 ISP 模块功能与性能需求，完成硬件架构规划、子模块划分及接口定义； 2、基于架构文档使用 Verilog/VHDL 编写 ISP 各子模块 RTL 代码，遵循编码规范完成模块级集成与接口联调； 3、负责搭建模块级与系统级验证环境，开展仿真测试与覆盖率分析，配合完成时序、功耗分析并解决相关问题； 4、参与芯片各阶段测试并定位失效问题，支持量产良率提升，同时与跨团队协作推动算法硬件化落地与技术迭代； 岗位要求： 1、硕士及以上学历，电子、通信、计算机、微电子或物理学专业；…
岗位要求： 1、硕士及以上学历，电子、通信、计算机、微电子或物理学专业； 2、熟练掌握Verilog、SystemVerilog等语言的编程，有扎实的数字电路基础； 3、熟悉IC设计流程，有3年以上的相关工作经验； 4、熟悉图像信号处理的基本流程，掌握ISP核心算法的硬件实现原理，能独立评判算法效果； 5、有多媒体应用
挂了 19 天 已收藏 读全文 →
盛科通信-U 苏州 应届
芯片 / 半导体
1. 负责模块及子系统设计方案与文档撰写，确保设计满足产品规格； 2. 完成模块RTL编码及IP集成设计，负责模块综合与时序优化； 3. 跟踪后端时序与物理实现反馈，协同优化模块设计与代码； 4. 支持所负责模块的验证与硬件调试，协同验证团队定位问题并保障交付质量。
1. 熟悉Verilog、SystemVerilog及C语言，熟悉VCS、Verdi等EDA仿真调试工具，能够熟练阅读英文技术文档； 2. 具备较强的问题分析与解决能力，逻辑思维良好，具备较强的学习能力、沟通能力及抗压能力； 3. 具备相关项目或实习经验者优先。
挂了 22 天 已收藏 读全文 →
安路科技 上海 系统方案部 5-10年 本科
芯片 / 半导体
职责描述： 1.构造应用场景测试用例，通过理论仿真和实测进行FPGA器件功耗性能评估； 2.构造测试用例，对功耗评估表和其他功耗评估工具进行校准和验证； 3.深入研究本品和竞品功耗性能，进行详细对比分析，并对未来器件功耗改进提出合理建议； 4.负责支持客户功耗相关的技术问题，包括问题复现、根因分析和提供解决方案； 5.深入研究封装和散热方案对功耗的影响，因地制宜给用户提供散热方案优解。 任职要求： 1.本科及以上学历，有5 年以上FPGA逻辑设计或者IC设计经验，对FPGA器件底层结构有深入认识和了解，掌握FPGA器件验证和测试的方法和流程，对器件功耗测试的方法有深入的研究，有FPGA功耗优…
任职要求： 1.本科及以上学历，有5 年以上FPGA逻辑设计或者IC设计经验，对FPGA器件底层结构有深入认识和了解，掌握FPGA器件验证和测试的方法和流程，对器件功耗测试的方法有深入的研究，有FPGA功耗优化实战项目经验； 2.熟练使用Verilog硬件描述语言和FPGA开发工具，具备丰富的FPGA逻辑设计经验； 3
挂了 5 个月 已收藏 读全文 →
四方股份 武汉 / 北京 / 深圳 硕士
新能源 / 储能
1、参与控制保护类装置FPGA总体方案制定，逻辑代码开发与实现工作； 2、维护现有硬件平台FPGA相关代码；
1、学历硕士及以上，电子信息、通信工程、自动化、计算机硬件等相关专业。 2、基础知识：熟练掌握verilog开发，了解国内外主流FPGA厂商。 3、熟练掌握FPGA开发工具（如vivado、modesim等）。 4、熟悉常用接口协议（如以太网、I2C、SPI、UART等）。 5、团队协作意识强，沟通表达能力佳。
挂了 11 天 已收藏 读全文 →
兆易创新 北京 / 上海 / 合肥 工程智能部 5-10年 本科
芯片 / 半导体
核心职责 1、统一工作流建设 建立并维护公司级 RTL AI 标准工作流，定义阶段划分、阶段间接口、最低验证门坎与追溯要求，并保持模型、Prompt、Agent、知识库与 EDA 组件可替换；针对纯数字与数模混合两类设计的流程差异，区分公司共享段与团队客制段； 2、版本与发布管理 担任标准工作流的发布负责人，负责版本发布、变更评审与经验回收，确保各设计团队验证有效的改良能回流为公司标准； 3、路线图与跨团队需求管理 订定 RTL AI 路线图与阶段目标，搜集各产品线需求并排定优先序，区分共享需求与团队客制需求；主持定期技术交流会议，维护各产品线的对接窗口机制；…
任职要求 1. 电子工程、微电子、计算器或相关专业本科以上学历；5 年以上数字前端 RTL 设计或验证（DV）实战经验； 2. 熟练 SystemVerilog／Verilog，能读懂 lint、compile、simulate、synthesize 与 STA 各阶段报告；完整走过前端流程至时序签核（WNS／TNS
挂了 11 天 已收藏 读全文 →
盛科通信-U 南京 应届
芯片 / 半导体
1. 负责模块及子系统设计方案与文档撰写，确保设计满足产品规格； 2. 完成模块RTL编码及IP集成设计，负责模块综合与时序优化； 3. 跟踪后端时序与物理实现反馈，协同优化模块设计与代码； 4. 支持所负责模块的验证与硬件调试，协同验证团队定位问题并保障交付质量。
1. 熟悉Verilog、SystemVerilog及C语言，熟悉VCS、Verdi等EDA仿真调试工具，能够熟练阅读英文技术文档； 2. 具备较强的问题分析与解决能力，逻辑思维良好，具备较强的学习能力、沟通能力及抗压能力； 3. 具备相关项目或实习经验者优先。
挂了 22 天 已收藏 读全文 →
翱捷科技-U 成都 / 上海 Design Service 3-5年 硕士
芯片 / 半导体
岗位职责 1、负责公司高端移动终端、AI智能芯片中MIPI D-PHY、MIPI C-PHY接口的架构定义、模块级RTL设计与功能验证，完成从RTL到GDSII的全流程落地支撑。 2、参与MIPI CSI-3、DSI-2等新一代协议的技术预研，结合芯片实际应用场景完成协议适配与功能裁剪，输出可落地的接口设计方案。 3、协同SerDes PHY团队完成MIPI高速接口的集成与联调，解决高速信号传输中的误码、时序收敛问题，保障接口的稳定性。 4、配合系统团队完成MIPI接口与图像处理、显示等IP的协同设计，实现摄像头、显示屏等外设与芯片之间数据互联。…
资格要求 1、硕士及以上学历，微电子、电子信息、通信工程、计算机等相关专业，3年以上数字ASIC前端设计相关工作经验。 2、熟练掌握Verilog/SystemVerilog硬件描述语言，熟悉ASIC设计全流程，具备扎实的时序分析、代码可综合性设计能力，熟练使用主流EDA设计工具。 3、深入理解MIPID-PHY、MI
挂了 26 天 已收藏 读全文 →
晶丰明源 上海 / 南京 硕士
芯片 / 半导体
1.协同和数字设计制定RTL级验证，后仿验证计划，保证后仿验证质量 ; 2.分析产品需求/Design Spec, 制定验证计划，审核case质量 ; 3.搭建验证平台，构造验证用例，维护回归环境 ; 4.制定数模混合仿真验证计划，完成数模混合仿真 ; 5.覆盖率分析，协同和数字设计完成所有coverage hole分析 ; 6.支持产品回片测试、应用调试直至量产的相关工作.
1.集成电路、微电子、电子工程等相关专业，硕士及以上学历； 2.具备数字电路基本常识，具备功耗仿真和时序分析的能力 ; 3.精通SV/SVA/Verilog等语言，精通UVM平台搭建 ; 4.具备基本的C与python的coding能力 ; 5.有模拟电路设计，数字中后端设计，FPGA设计经验者优先考虑 ; 6.有M
挂了 1 个月 已收藏 读全文 →
上海微电子 上海 应届 硕士
芯片 / 半导体
1、根据系统要求，完成硬件架构设计，分解单板硬件设计需求，评审设计方案 2、根据系统需求，完成单板硬件设计，测试，转产 3、根据系统要求，完成单板FPGA功能需求分解，协助FPGA工程师完成单板逻辑开发需求文档，参与FPGA方案设计评审。配合FPGA逻辑开发人员完成单板调试，配合分系统软件驱动工程师、FPGA设计工程师完成软硬件联调 4、配合配合分系统软件驱动工程师、FPGA设计工程师完成多板卡组件的电子系统调试
1、自动化、电子、通信等相关专业硕士及以上学历 2、熟悉信号处理原理和分析方法；掌握的MATLAB，PSPICE等建模仿真和分析工具 3、熟悉模拟电路、数字电路及数模混合电路相关设计原理，掌握CADENCE、AD等电路设计工具 4、熟悉FPGA和硬件联调，对Verilog硬件描述语言以及vivado或quartus开发
挂了 1 个月 已收藏 读全文 →
东土科技 未标注 网络研发部 5-10年
通信 / 计算机 / IT
职位介绍 岗位职责： 1.负责嵌入式可编程逻辑(FPGA、SoC)需求、设计、测试和计划文档的编写和评审。 2.负责嵌入式可编程逻辑(FPGA、SoC)系统开发，包括代码详细设计、代码开发调试、系统测试、协调软硬件工作等。 3.负责通用接口协议及开发(PCIE、Ethernet、SPI、串口、I2C、EMIF等)。 4.会使用示波器、逻辑分析仪、仿真工具等并配合定位相关信号问题。 5.能够独立完成模块设计、仿真和调试； 任职要求： 1.电子、通信，计算机专业，或其他相关专业，7年以上相关工作经验； 2.精通VHDL/Verilog语言，熟悉常用FPGA器件(xilinx、复旦微等)；…
任职要求： 1.电子、通信，计算机专业，或其他相关专业，7年以上相关工作经验； 2.精通VHDL/Verilog语言，熟悉常用FPGA器件(xilinx、复旦微等)； 3.熟悉FPGA架构、设计方法学，了解FPGA底层结构； 4.熟悉FPGA内部各类硬件结构的特性及使用方法； 5.精通ISE、Vivado、逻辑设计软件
挂了 3 个月 已收藏 读全文 →
晶丰明源 杭州 3-5年 硕士
芯片 / 半导体
1.根据算法与架构设计方案，完成芯片前端 RTL 代码开发，开展白盒验证工作；完成基本的测试工作，并协助验证工程师完成相关的验证工作。 2.参与逻辑综合、形式验证、STA 时序分析、功耗分析、DFT 设计等全流程数字设计与验证工作； 3.撰写并维护芯片设计、验证相关技术文档，保证设计过程可追溯、可交付； 4.协同后端、测试等团队，支持芯片联调、测试与问题定位，保障芯片流片成功； 5.协同系统工程师进行产品调研，成本分析，项目立项的设计准备工作。
1.硕士及以上学历，微电子学与固体电子学、电子科学与技术、集成电路工程、电子信息等相关专业，三年以上工作经验； 2.熟悉SoC设计全流程，熟悉ARM处理器核相关设计、集成和验证, 掌握数字前端/前后端协同设计方法； 3.精通 Verilog & SystemVerilog，具备扎实的 RTL 编码与调试能力； 4.熟悉
挂了 1 个月 已收藏 读全文 →
东土科技 未标注 网络研发部 5-10年
通信 / 计算机 / IT
职位介绍 岗位职责： 1.负责嵌入式可编程逻辑(FPGA、SoC)需求、设计、测试和计划文档的编写和评审。 2.负责嵌入式可编程逻辑(FPGA、SoC)系统开发，包括代码详细设计、代码开发调试、系统测试、协调软硬件工作等。 3.负责通用接口协议及开发(PCIE、Ethernet、SPI、串口、I2C、EMIF等)。 4.会使用示波器、逻辑分析仪、仿真工具等并配合定位相关信号问题。 5.能够独立完成模块设计、仿真和调试； 任职要求： 1.电子、通信，计算机专业，或其他相关专业，7年以上相关工作经验； 2.精通VHDL/Verilog语言，熟悉常用FPGA器件(xilinx、复旦微等)；…
任职要求： 1.电子、通信，计算机专业，或其他相关专业，7年以上相关工作经验； 2.精通VHDL/Verilog语言，熟悉常用FPGA器件(xilinx、复旦微等)； 3.熟悉FPGA架构、设计方法学，了解FPGA底层结构； 4.熟悉FPGA内部各类硬件结构的特性及使用方法； 5.精通ISE、Vivado、逻辑设计软件
挂了 3 个月 已收藏 读全文 →
三未信安 济南 硕士
通信 / 计算机 / IT
1、现代密码体系的理论研究与应用 2、抗量子密码算法理论研究与快速实现 3、隐私计算关键技术研究与应用 4、人工智能与密码的融合与应用 5、密码前沿技术的跟踪与研究。
1、硕士及以上学历，理工类专业均可投递，2027届毕业生； 2、熟悉主流国密国际密码算法，同时对抗量子、隐私计算、区块链等密码技术有深入研究； 3、对行业动态敏感，具备强大的信息搜集及总结能力。 3、至少熟悉一门开发语言：软件（C/Java）硬件（Verilog/VHDL）等。
挂了 4 个月 已收藏 读全文 →
恒运昌 深圳 本科
新能源 / 储能
负责高功率数字电源产品 FPGA 软件系统整体设计，完成方案规划、代码开发、仿真验证与板级调试，全程跟进产品研发落地，协同团队解决各类软硬件问题。
熟悉 FPGA 完整开发流程，精通 Verilog 语言，熟练使用仿真工具开展功能与时序仿真；了解数字电源控制原理，具备电源相关 FPGA 项目开发经验优先。
挂了 1 个月 已收藏 读全文 →
北斗星通 上海 3-5年 本科
机器人 / 智能装备
1.负责SoC的架构设计，与BSP工程师讨论确认SoC各模块需求；完成RTL设计；负责总体SoC验证计划，划分验证任务；和验证工程师一起完成验证工作； 2.负责与基带工程师讨论确认基带各模块的功能需求，划分任务，制定验证计划；完成RTL设计；和验证工程师一起完成验证工作； 3.负责综合、静态时序分析、形式验证等IC流程，与后端工程师沟通，交付前端网表，交付SDC等相关文件；对后端返回的PL网表进行形式验证、仿真、静态时序分析等； 4.作为项目PL，负责根据项目进度要求制定schedule，确立各个节点的milestone，分配各个时间端的任务；…
教育背景： 集成电路及电子信息类专业，本科及以上学历 工作经验： 3年及以上相关工作经验 知识技能： 1.熟练掌握 Verilog/SystemVerilog 等硬件描述语言， 2.熟悉数字电路设计流程，包括 RTL 设计、综合、静态时序分析、形式验证等， 3.掌握 FPGA 验证平台及相关 EDA 工具； 4.至少一
挂了 1 个月 已收藏 读全文 →
华大九天 未标注 Soc
通信 / 计算机 / IT
岗位职责 l 参与芯片DFT设计及验证； l 参与产生ATPG 、验证ATPG测试向量和ATE测试及问题定位、诊断分析； l 协助后端团队处理DFT相关的时序分析与timing收敛； l 参与DFT系统整合方案的设计和流程建设 任职要求· l 微电子、通信、计算机相关专业，本科5年以上，硕士3年以上学历； l 具备一定数字电路设计经验，掌握Linux系统、Verilog 语言优先； l 具有独立工作和快速的学习能力，较强的团队协作，沟通能力和工作主动性。
挂了 6 个月 已收藏 读全文 →
澜起科技 Johns Creek / GA / US
芯片 / 半导体
Individual contributor to the design in a collaborative team environment Design various logic & state machines in SystemVerilog/Verilog RTL Develop and debug RTL, using industry-standard simulation an
Must have 5+ years of industry experience Experience in high speed, low power digital design in advanced deep sub-micron processes Proficient with SystemVeriolg
已收藏 读全文 →
上下滑换卡片 · 右滑喜欢 · 左滑跳过 登录后才能收藏 →