摩尔线程 武汉 硕士
芯片 / 半导体 近一周新增
• 负责SoC 系统集成工作，包括 CPU 子系统、片上外设及总线架构的设计与整合 • 负责 子系统 SDC 时序约束定义与收敛支持 • 负责子系统 UPF 相关文件编写及功耗策略实现 • 负责 RTL 代码检查（lint / CDC / RDC），提升设计质量 • 参与 SoC 安全启动流程设计与调试 • 与验证团队协作，支持 SoC 功能验证、系统级仿真及问题定位 • 配合后端团队完成设计交付，包括综合、时序收敛、功耗分析等问题的定位与修复 • 编写相关设计文档，保证设计可维护性
• 电子工程、微电子、计算机工程等相关专业本科及以上学历 • 具备扎实的数字电路基础，理解 SoC 架构及芯片设计流程（Front-end flow） • 熟悉 Verilog，具备良好的 RTL 设计与阅读能力 • 熟悉 CPU 子系统集成，有RISC-V 或其他处理器集成经验优先 • 熟悉常见片上总线
挂了 2 天 已收藏 读全文 →
摩尔线程 北京 / 上海 5-10年 硕士
芯片 / 半导体 近一周新增
负责芯片RISC-V内核编译的整体架构规划（RV64架构，包括标准扩展指令和自研指令集），包括支持和优化编译器前端解析，中端优化，后端代码生成等环节，提升编译效率，目标代码性能和代码密度。 和CPU设计团队，架构建模团队对内核优化方案做出评估，仿真和实现，并基于微架构特性进行编译器优化，包括指令的调度和优化，环境的搭建和测试，分析和测试指令性能瓶颈，并能找到合理的技术路线 对接软件应用需求，支持定义自定义指令扩展，编译器对自定义指令的支持，匹配和对应的逻辑，开发对应的编译插件，intrinsic函数以及优化，确保自定义指令高效集成到编译流程，发挥自定义芯片微架构的优势。…
本科及以上学历，计算机科学与技术、软件工程、微电子、集成电路等相关专业，至少5年以上RISC-V/ARM编译器开发经验。硕士及以上学历者优先，有头部芯片企业、编译器研发企业工作经验者优先。 精通RISC-V架构标准（RV64、标准扩展指令集、特权级规范），深入理解编译器工作原理（前端、中端、后端机制）；熟练掌握GCC/
挂了 7 天 已收藏 读全文 →
摩尔线程 北京
芯片 / 半导体
1）负责超大规模集群在训练、推理、数据传输等核心场景下的高性能网络系统的运维、设计和研发； 2）参与 RDMA、RoCEv2、DPDK 等高性能网络技术的落地与优化，构建极致低延迟、高带宽的通信能力； 3）深入开展大规模训练下的通信性能分析工作，运用先进分析与诊断工具，精准定位并优化性能瓶颈； 4）开发与优化基础网络服务系统，包括但不限于网络地址分配、负载均衡等，同时建设管控平台，实现大模型训练集群网络的自动化管理； 5）支持网络协议分析、性能调优、故障排查等系统级问题解决，提升系统整体稳定性与可观测性； 6）推进高性能网络与平台系统（如训练框架、Kubernetes、RPC 框架）之间的深…
1）精通网络编程，熟练掌握 C/C++、Rust、Python、GO等至少一种编程语言，能够编写高效的网络通信代码； 2）有能力设计和实现分布式系统中的负载均衡、故障恢复等机制，保障系统的可靠性； 3）熟悉 Linux 网络子系统，能够进行网络协议栈相关调优、profiling 和调试分析； 4）对高性能分布式计算或大
挂了 10 天 已收藏 读全文 →
摩尔线程 北京 / 杭州 / 深圳 3-5年
芯片 / 半导体
负责AI智算集群平台化及底层核心服务能力建设，负责智算集群架构设计与开发工作； 负责AI智算集群服务的建设，提升AI基础设施服务产品的稳定性与高效性； 负责智算集群领域前沿技术的探索，对训练、推理、仿真等场景的支持； 负责相关开源社区架构和代码贡献与维护。
对AI基础设施相关领域3年以上相关开发经验（如GPU-K8S、GPU-operator，GPU device plugin，GPU网络与存储平面管理等基础设施某方向有丰富积累和突出成果）； 精通智算集群K8S，Slurm，volcano等编排技术，相关开源项目贡献者优先； 熟练掌握Golang语言开发，具备 Rust、
挂了 10 天 已收藏 读全文 →
摩尔线程 北京 / 西安 / 上海 / 武汉 3-5年 硕士
芯片 / 半导体
核心职责 1.时钟设计 主导SoC芯片级时钟架构规划，制定时钟树（ClockTree）方案包括 全局时钟分布、分频/门控策略、低功耗时钟切换等。 实现DFS,DVFS,AVFS等技术的方案制定和RTL设计，支持芯片功耗优 化,解决时钟切换时的glitch,处理器的di/dt等问题。 定义时钟约束（SDC），协同后端团队实现时钟树综合与优化。 2.复位设计 负责SoC芯片的复位架构设计，包括全局复位，局部复位，多电源域复 位策略 定义复位源（上电复位，看门狗复位，软件复位等）及其优先级管理 定义复位时序约束(SDC),确保复位路径满足时序要求。…
硬性条件 1.专业背景： 硕士及以上学历，微电子/电子工程/计算机专业，3年以上数字IC前端 设计经验。 至少参与过1个量产级SoC项目的时钟子系统设计（需说明工艺节点， 如7nm/12nm）。 2.技术能力： 熟悉PLL/DLL的架构设计，包括鉴相器(PD),环路滤波器(LF),压控振荡 器(VCO)等关键模块
挂了 10 天 已收藏 读全文 →
摩尔线程 北京 5-10年 硕士
芯片 / 半导体
1. 跟踪研究国家及地方重大发展战略、产业政策、宏观经济政策及行业监管动态，开展政策解读与趋势研判； 2. 独立承担政策课题研究、调研报告、决策咨询建议等成果的撰写与修订，支撑政府或企事业单位科学决策； 3. 参与政府项目、评估及实施效果分析，提出具有操作性的优化建议； 4. 协同政府部门、行业协会、高校及生态企业机构开展政策研讨、专题座谈及合作研究； 5. 定期整理汇编政策资料，维护更新政策解读资料体系。 6.公司负责人参加政府重要会议和会晤时提供备参和发言资料支撑
1. 公共管理、政治学、经济学、法学、社会学、区域发展等相关专业优先； 2. 政策研究、战略规划、政府事务或智库咨询相关工作经验，有省级以上政策研究部门、发改委、工信、科技、生态环境等对口职能部门或国家级/省级重点智库工作经历者优先； 3. 熟悉政策制定流程与公文写作规范，能独立完成高质量研究报告、政策建议稿、
挂了 10 天 已收藏 读全文 →
摩尔线程 北京 / 上海 1-3年 本科
芯片 / 半导体
1. 负责 CPU 核心模块的微架构设计与 RTL 实现，重点覆盖以下方向之一： ○ 取指与分支预测：Instruction Fetch、BTB/BHT/TAGE 等预测器设计、取指流水线 ○ 发射与调度：Issue Queue、Renaming、Scoreboard、Out-of-Order 调度逻辑 ○ 内存子系统：L1/L2 Cache 设计、TLB/MMU、Prefetcher、Memory Ordering ○ Cache 一致性：Snoop / Directory 协议实现、MESI/MOESI 状态机、 coherence 互连适配 2. 负责所设计模块的微架构 spec 编写…
1. 计算机、微电子、通信等相关专业，硕士3年以上 CPU 核内 RTL 设计经验 2. 熟练掌握 Verilog / SystemVerilog，具备 RTL 级电路设计、综合与时序收敛经验 3. 深入理解计算机体系结构，熟悉流水线、乱序执行、存储层次等核心概念 4. 有 CPU 核内设计实际项目经验，在以下任一方向
挂了 14 天 已收藏 读全文 →
摩尔线程 杭州 应届
芯片 / 半导体
面向具身智能模型的预训练与监督微调，负责代表性模型在摩尔线程 GPU 平台上的适配、性能优化与稳定性建设。结合客户需求，深入主流开源训练框架，沉淀可复用的训练方案、数据管线和优化能力。 工作职责 1. 完成代表性视觉语言动作模型（VLA）的训练适配、正确性验证与性能基线建设。 2. 深入分析计算、显存、通信和数据加载瓶颈，优化训练吞吐、资源利用率及运行稳定性。 3. 优化混合精度、梯度累积、激活检查点和分布式训练策略，验证优化对数值精度与模型收敛的影响。 4. 优化多模态训练数据管线，包括数据读取、预处理、采样和加载。…
任职要求 1. 扎实的 Python 编程能力，熟悉 PyTorch，能够独立阅读、修改和调试开源训练代码。 2. 理解深度学习训练原理，熟悉自动求导、优化器、混合精度及常见显存优化方法。 3. 有多 GPU 训练或训练性能优化经验，熟悉 DDP、FSDP、DeepSpeed 中至少一种方案。 4. 能使用性能分析工具
挂了 14 天 已收藏 读全文 →
摩尔线程 杭州 硕士
芯片 / 半导体
岗位介绍 面向具身智能模型的后训练场景，负责策略推理、环境采样与模型训练之间的系统集成、性能优化和稳定性建设，推动相关任务在摩尔线程 GPU 平台上高效运行。 本岗位优先考察推理引擎、分布式训练及系统性能优化能力。具身智能或强化学习经验为加分项，团队提供相关算法与任务支持。 工作职责 1. 深入开源后训练框架，梳理进程、设备、数据和模型权重的执行与流转链路，完成任务适配和系统集成。 2. 建立端到端性能基线，分析策略推理、环境采样、模型训练、数据传输及权重同步等阶段的耗时与资源利用。 3. 优化批处理、资源分配、并行执行、同步机制及显存使用，减少组件等待，提高整体训练效率。…
任职要求 1. 具备扎实的编程和工程能力，熟练使用 Python，能够独立阅读、修改和调试复杂开源项目。 2. 在推理引擎、分布式训练或机器学习系统中，至少一个方向有深入开发经验，参与过核心模块修改、性能优化或复杂故障定位。 3. 理解多进程、异步执行、资源调度、数据传输及同步机制，能够分析跨组件的执行行为和性能问题。
挂了 14 天 已收藏 读全文 →
摩尔线程 北京 / 上海 1-3年 本科
芯片 / 半导体
1. CPU 核模块 / 子系统功能验证 负责 CPU 流水线前端、后端核心模块验证：Fetch、BPU、Decode、Rename、Dispatch、Issue、Execute、LSU、ROB、Retire、ICache/DCache、TLB、异常中断、分支预测等核心微架构模块的 Pre-silicon 功能验证。 2. 验证环境搭建与用例开发 基于 SystemVerilog/UVM 搭建模块级、子系统级 Testbench；开发定向用例、约束随机指令用例、边界用例、异常用例，覆盖 CPU 完整指令集、流水线冲突、数据依赖、访存时序、流水线冲刷、stall、bubble 场景。…
1. 硕士及以上学历，微电子、集成电路、计算机体系结构、电子工程相关专业。 2. 熟练掌握 Verilog/SystemVerilog、UVM 验证方法学，熟悉 Testbench、Factory、Callback、TLM、Coverage、Assertion。 3. 精通 CPU 微架构流水线：完整理解 FrontE
挂了 19 天 已收藏 读全文 →
摩尔线程 武汉 / 西安 / 上海 / 成都 3-5年 本科
芯片 / 半导体
1. 参与 Graphics Trace / RayTracing Trace 相关工具链的开发与维护， VK Trim、DXR / VK RT trace 等方向的工程化落地。 2. 参与 MUSA API Trace / Compute Trace 方向的 capture / replay / verify 工程化建设
1. 计算机、软件工程、电子信息、图形学或相关专业在读。 2. 熟悉 C++ 或 Python，能阅读工程代码并完成小范围修改。 3. 具备基本问题记录和复现实验能力，能把环境、步骤、输入、输出、日志和结论写清楚。 4. 做事细致，能接受较多回归验证、结果整理和文档沉淀工作。 计算机、软件工程、电子信息、高性能计算或相
挂了 21 天 已收藏 读全文 →
摩尔线程 北京 5-10年 硕士
芯片 / 半导体
1. 超节点产品架构定义与技术前瞻 负责AI训练/推理超节点整体架构与全栈产品方案设计，主导多GPU高速互联、Scale-up/Scale-out融合组网方案选型；定义GPU拓扑、内存、散热、基板模组等核心硬件规格。跟踪CXL、光电合封等前沿技术，结合大模型算力需求，完成中长期产品技术前瞻布局。 2. 生态合作与产品量产落地 协同ODM/OEM整机厂商，基于国产GPU特性联合定义超节点整机柜量产规格，推进生态合作落地。负责核心部件方案评审、可靠性测试、安规认证与可制造性优化，保障产品从0到1量产交付。统筹供应链、BOM及版本兼容性管理，优化产品配置体系，降低客户选型成本。…
1. 硕士及以上学历，计算机、微电子、通信等相关专业， 8年以上服务器、数据中心、HPC硬件架构或产品管理经验，含3年以上AI服务器/超节点产品经验； 2.精通GPU架构，熟悉CPU、高速互联、存储等服务器核心子系统， 熟悉数据中心组网与GPU互联技术，掌握行业主流超节点架构方案； 3. 具备系统工程思维，可平衡产品性
挂了 26 天 已收藏 读全文 →
摩尔线程 北京 3-5年 硕士
芯片 / 半导体
作为仿真系统的"性能转换层"，负责算子级别的性能评估、瓶颈分析与建模，是连接上层场景需求与底层硬件能力的核心枢纽。 核心职责 1. 算子性能深度分析 - 针对核心AI算子（GEMM、Conv、Attention、LayerNorm、Softmax等），分析其在特定硬件上的性能特征（Compute Bound / Memory Bound / Communication Bound）。 - 深入理解算子的实现细节（如Tiling策略、内存访问模式、指令调度、并行切分方式）及优化方法。 2. 算子性能模型构建 - 建立可扩展的算子性能模型，能够基于硬件参数（算力、带宽、延迟）预估算子在不同配置下…
1. 硕士及以上学历，计算机、软件工程、高性能计算等相关专业，985/双一流院校优先。 2. 3-5年算子开发或底层性能优化经验，来自芯片公司（如NVIDIA、华为、寒武纪等）或具备深厚底层优化经验的互联网公司。 3. 熟练掌握CUDA、Triton、OpenCL或类似底层编程模型，理解GPU/AI芯片的执行模型。
挂了 28 天 已收藏 读全文 →
摩尔线程 北京 3-5年 硕士
芯片 / 半导体
作为仿真系统的"产品实现者"，负责端到端仿真框架的设计与开发，将分散的场景定义、算子模型与硬件参数整合为统一的仿真产品，直接输出可指导业务决策的性能预测结果。 核心职责 1. 仿真框架架构设计与开发 - 设计并开发模块化、可扩展的仿真框架，整合场景定义模块、算子性能模型库、硬件参数配置等核心组件。 - 实现从单模型推理性能到完整Serving层性能（端到端延迟、系统吞吐、SLO达成率、资源利用率）的全链路仿真能力。 2. Serving层仿真能力构建 - 深入理解AI推理服务框架（如vLLM、TGI、SGLang等）的调度机制、批处理策略、缓存管理、负载均衡等核心逻辑。…
1. 硕士及以上学历，计算机、软件工程等相关专业，985/双一流院校优先。 2. 3-5年后端/系统开发经验，具备扎实的工程架构能力，熟练掌握Python/C++等开发语言。 3. 熟悉至少一种主流AI推理服务框架（vLLM、TensorRT-LLM、TGI等）的源码或运行机制。 4. 具备复杂系统建模或离散事件仿真
挂了 28 天 已收藏 读全文 →
摩尔线程 北京 3-5年 硕士
芯片 / 半导体
作为仿真系统的"需求入口"，负责将前沿AI业务场景（LLM推理、文生视频、多模态服务等）转化为可量化、可仿真的技术指标体系，是连接业务需求与底层仿真的关键桥梁。 核心职责 1. 场景解构与指标定义 - 深入理解各类主流AI模型（LLM、Diffusion、多模态大模型等）的推理范式、服务调度机制及部署架构。 - 针对典型业务场景（如高并发LLM推理、长视频生成、实时交互等），定义关键性能指标（SLO）、算力需求、内存带宽需求、通信模式等核心参数。 - 建立场景分级体系，区分通用场景与极端场景，为仿真覆盖范围提供输入。…
1. 硕士及以上学历，计算机、人工智能、数学等相关专业，985/双一流院校优先。 2. 3-5年AI系统相关经验，来自头部互联网公司或AI独角兽，有推理框架（如vLLM、TensorRT-LLM、SGLang等）开发或优化经验。 3. 深刻理解PD分离（Prefill-Decode Disaggregation）、C
挂了 28 天 已收藏 读全文 →
摩尔线程 北京 3-5年 硕士
芯片 / 半导体
作为仿真系统的"硬件底座"，负责提供芯片及服务器架构的专业洞察，定义硬件能力的理论边界，是确保仿真结果与真实硬件高度一致的核心保障。 核心职责 1. 芯片微架构深度解析 - 深入理解主流AI芯片（GPU、NPU、DSA等）的微架构设计（计算单元、存储层次、互联拓扑、片内/片外带宽等）。 - 分析不同芯片架构对典型AI负载（如GEMM、Attention、Vector运算）的理论性能上限与瓶颈约束。 2. 系统级硬件评估 - 熟悉服务器级系统设计，包括多卡互联方案（NVLink、InfiniBand、RoCE等）、Switch互联拓扑、Mesh网络、超节点配置等。…
1. 硕士及以上学历，微电子、计算机体系结构、电子工程等相关专业，985/双一流院校优先。 2. 3-5年芯片架构或硬件系统设计经验，来自头部芯片设计公司（如NVIDIA、AMD、Intel、华为海思、平头哥等）或顶级硬件团队。 3. 扎实的计算机体系结构基础，熟悉存储层次、流水线、并行计算、互联网络等核心概念。
挂了 28 天 已收藏 读全文 →
摩尔线程 无锡 / 苏州 / 上海 / 北京 / 深圳 / 西安 硕士
芯片 / 半导体
1、负责GPU/AI芯片先进封装中 Silicon Interposer / 2.5D/3D IC 的物理设计与实现工作； 2、负责或参与 Floorplan规划、Netlist实现、Bump/Micro-bump规划、RDL Routing、PR/PV 等核心设计环节； 3、负责Interposer电源网络规划及 IR Drop / EM（IREM） 等分析与优化； 4、参与 DRC/LVS/ERC、ESD、Signoff 等物理验证工作，推动设计满足Foundry及先进封装工艺要求； 5、与Chip Backend、Package、SI/PI、DFT及Foundry团队协作，完成Inte…
我们同时欢迎 数字后端Physical Design工程师转先进封装方向，不要求必须具备Interposer项目经验。 满足以下任一背景即可： 方向一：数字后端Physical Design背景 1、具有ASIC/SoC/GPU等芯片数字后端设计经验； 2、实际参与过以下一个或多个核心环节： Floorplan P
挂了 29 天 已收藏 读全文 →
摩尔线程 北京 / 武汉 3-5年 本科
芯片 / 半导体
1.负责 SoC 中 DDR 子系统的设计、集成与调试，包括 DDR Controller、PHY 及相关子模块的系统级集成。 2.主导或参与 DDR bring‑up 全流程，覆盖仿真、FPGA/EMU 验证、硅后调试等阶段，定位并解决功能与性能问题。 3.参与 SoC 级性能分析与调优，围绕带宽、时延、QoS、功耗等指标，对 DDR 相关参数与架构进行优化。 4.协同前端 / 验证 / 后端团队，推动 DDR 子系统在 SoC 中的稳定落地，保障项目进度与质量。 5.参与 DDR 相关技术方案评估，支持不同业务场景（如GPU 等）对存储系统的需求。
1.微电子、电子工程等相关专业，本科及以上学历，3年以上芯片前端设计经验，有完整DDR流片量产经验优先。 2.精通 Verilog/SystemVerilog，熟悉 SoC 顶层集成流程，熟悉 AXI/AHB/APB 等片上总线。 3.熟悉时钟复位架构、跨时钟域处理、时序分析与时序收敛，熟练使用 VCS、Verdi、D
挂了 1 个月 已收藏 读全文 →
摩尔线程 北京 / 上海 / 西安 / 武汉
芯片 / 半导体
职位描述 1. 参与芯片高速接口子系统设计； 2. 参与超节点交换机设计； 3. 参与高速接口传输层、数据链路层、物理层的数字设计； 4. 撰写微架构文档，开发RTL代码，支持验证工作； 5. 协助子系统的物理实现，参与时序收敛与面积功耗优化； 6. 支持芯片回片调试工作。
职位要求 1. 电子信息类等相关专业； 2. 熟悉芯片设计流程，熟悉时序分析、低功耗设计、异步设计等； 3. 熟悉AXI接口； 4. 熟悉高速接口相关领域的知识，具备高速接口开发经验是加分项； 5. 熟悉国内外Scale Up协议，有相关设计工作是加分项； 6. 有过交换机相关设计工作是加分项； 7. 积极进取，团队工
挂了 1 个月 已收藏 读全文 →
摩尔线程 北京 应届 硕士
芯片 / 半导体
岗位职责： 1. 参与GPU平台相关软件开发，协助完成AI模型适配、GPU算子优化、软件与平台适配等工作，承担性能调优类任务； 2. 协助编写技术文档与培训材料，学习并支持GPU在数据中心、AI训练及推理等场景下的稳定运行； 3. 参与GPU产品在客户端的落地应用，协助排查应用场景中的问题及故障分析，实现GPU的广泛高效应用。
任职要求： 学历：研究生及以上，计算机、电子、图形学等相关专业应届毕业生； 基础：具备扎实的C/C++/Python编程基础，了解CUDA/ROCm等GPU并行计算语言者优先；有相关课程项目、实习或竞赛经历（如ACM、图形学/AI相关比赛）者优先； 技能：了解常见AI框架（如PyTorch、TensorFlow、Meg
挂了 1 个月 已收藏 读全文 →
上下滑换卡片 · 右滑喜欢 · 左滑跳过 登录后才能收藏 →